テクノクリエートは、通信・伝送をメインキーワードとした技術開発受託を行っております。
HOME > 製品紹介 > FPGA IP > MPSC PLD

μPD72001に相当するMPSCのFPGA用IPコア

本製品は、NEC製μPD72001互換を目指したマルチ・プロトコル・シリアル・コントローラ(MPSC)のFPGA用IPコアです。
本IPはuPD72001同様、調歩同期COPBOPの3種のプロトコルをサポートしています。

 

特長

  • NEC製μPD72001を使用しているシステムに制御ソフトウェアを大幅に変更せずに置き換えることが可能です。
  • RTL(VHDL)もしくはFPGA用ROMデータにてご提供致します。
  • 必要なプロトコルおよびチャネル数のみに限定し、より小規模で安価なFPGAに実装することも可能です。(カスタマイズ対応になります)
  • 5Vインタフェース対応機能(レベル変換用外部バスバッファ制御機能)搭載。
 

構成

MPSC構成図
略語の説明
CPU IFCPUインタフェースブロックBRGボーレートジェネレータ
UART調歩同期プロトコルエンジンDPLLディジタル・フェーズ・ロックド・ループ
COPCOPプロトコルエンジンTR CONTシリアル送受信制御ブロック
BOPBOPプロトコルエンジンBUF CONT外部バスバッファ制御回路

各プロトコルエンジンはそれぞれ独立に2ch分搭載されているため、例えば一方のチャネルをCOPで送受信、もう一方のチャネルをBOP で送受信というような利用が可能です。

 

置き換え例

置き換え例
 

規模と性能

※ その他デバイスの対応に関してはお問い合わせください。
FPGAデバイスALTERA 製CycloneIII(EP1C6)
使用LE数約3,000LEs
メモリ使用量0
最大動作速度 fMAX50MHz
 

μPD72001との機能相違点

○:対応機能 / ×:未対応機能 / △:対応機能(一部相違)
  • 本IPは、μPD72001の機能の中で汎用的でないものを、経済性を考慮し省いてあります。
    ×印の機能でもカスタマイズにより追加が可能なものもありますのでご相談ください。
  • SDLC LOOPモード(専用バージョン)に関してはお問い合わせください。
ブロック機能uPD72001MPSC PLD
全体データフォーマットNRZ
NRZI
FM0×
FM1×
マンチェスタ×
自己折り返しテスト機能×
水晶発信回路×
スタンバイ機能×
外部トランシーバ制御機能×
COPモードMono-sync
Bi-sync
External-sync×
キャラクタビット長設定×(8bit固定)
パリティチェック機能×
生成多項式CRC-CCITT
CRC-16×
BOPSDLC LOOPモード○(専用バージョン)
フラグ設定×(0x7E固定)
受信データ長設定×(8bit固定)
Residueコード△(コード値に相違あり)
 

ご提供方法

  1. ご要望によりIP のカスタマイズおよび機能追加してのご提供も可能です。
  2. 外部制御回路等の周辺回路のカスタム設計も承りますので、ご相談ください。
  3. マクロ(ネットリスト)によるご提供やROM 形式でのご提供も可能です。
  4. 評価用モジュールも貸し出ししております。※詳細はお問い合わせください。
    module
 

カタログダウンロード

このページのPDF版をご用意しました。ダウンロード、印刷等にご利用ください。

ダウンロードサイトへ

カタログをご覧になる場合は、Adobe Readerが必要です。
Adobe Readerはアドビシステムズ社より、無償で配布されています。

製品紹介

ページTOPへ