ITU-T G.711規格に準拠したFPGA用のリニアPCMコーデックIPです。
一般的なA/D，D/Aを使用することにより、市販のPCMコーデックLSIに比べ、ディスコンのリスクを軽減することができます。

特長

• ITU-T G.711準拠
• リニアPCM ⇔ μ-law/A-law PCM変換
• 小規模FPGAに搭載可能

IP適用例（ブロック図）

インタフェース

信号名	I/O	機能
LAW	I	LAW 選択信号(0：μ-law 1：A-law)
SR[13:0]	I	14bitPCM リニアデータ入力
SP[7:0]	O	μ-law / A-law PCM データ出力
S[7:0]	I	μ-law / A-law PCM データ入力
SL[13:0]	O	14bitPCM リニアデータ出力

適用例：PCMコーデックLSIのディスコン対応

ディスコンのPCMコーデックLSIをA/D,D/A変換回路とFPGAで置き換えます。

規模(参考)

FPGAデバイス	ALTERA製 CycloneIII（EP3C10）
使用LE数	約500LEs
メモリ使用量	0
※ その他デバイスの対応に関してはお問い合わせください。

ご提供方法

• ご要望により本IPコアのカスタマイズおよび機能を追加してのご提供も可能です。
• 外部制御回路等の周辺回路のカスタム設計も承りますので、ご相談ください。
• Verilog-HDL言語で設計しています。（VHDL 言語での対応についてはご相談ください。）
• マクロ（ネットリスト）によるご提供やROM 形式でのご提供も可能です。

お問い合わせ

この製品に関するお問い合わせはこちら

カタログのダウンロードはこちら

関連製品

• ADC制御機能付PCMコーデック