SH3対応PCIホストブリッジ(バスインターフェース)
ルネサス エレクトロニクス社製 SH3のローカルバスにPCIインターフェースを持つデバイスを接続します。必要性の高い機能のみで構成していますので、規模が小さく実装が容易です。
特長
- PCI Rev 2.2 に準拠
- ルネサス エレクトロニクス社製 SH3のローカルバスに直接接続が可能
- マスタ/ターゲット動作に対応
- PCIデバイスがバスマスタとなり、DMA転送が可能
機能ブロック構成
| 動作周波数 | 約30MHz（ACEX1K100-1使用時） |
|---|---|
| 規模 | 900LEs（ACEX1K100-1使用時） |
| 対応スロット数 | 2スロット |
| PCIメモリ空間 | 32Mbyte |
仕様
| 項目 | 実装 | 備考 | |
|---|---|---|---|
| PCI Initiator動作時 | PCI Target動作時 | ||
| 割り込みアクノリッジ | |||
| スペシャルサイクル | |||
| メモリリード | ○ | ○ | |
| メモリライト | ○ | ○ | |
| コンフィギュレーションリード | ○ | ||
| コンフィギュレーションライト | ○ | ||
| メモリリードマルチプル | ○ | PCIターゲット動作時はメモリリードとして処理 | |
| デュアルアドレスサイクル | |||
| メモリリードライン | ○ | PCIターゲット動作時はメモリリードとして処理 | |
| メモリライトアンドインバリデート | ○ | PCIターゲット動作時はメモリライトとして処理 | |
| アービトレーションパーキング | ○ | IDLE時はPCIホストブリッジがバスをドライブ | |
| キャッシュサポート（SBO#,SDONE#） | |||
| ボードステータス（PRSNT1#,PRSNT2#） | ○ | 内部レジスタに表示 | |
製品構成
- ネットリスト（EDIF）またはVerilog-HDL ソースコード
- ユーザーズマニュアル
※ドライバサンプルソースについては別途ご相談承ります。
ご提供方法
- HDL言語で設計していますので、様々なFPGAやASICデバイスへ対応出来ます。
- ネットリストによるご提供やROM形式でのご提供も可能です。
カタログのダウンロードはこちら